微影-邏輯設(shè)計(jì)工程師-杭州
2元以上
2年以上
本科
2年以上
本科
- 全勤獎(jiǎng)
- 節(jié)日福利
- 不加班
- 周末雙休
2025-08-25 20:13:57
767人關(guān)注
職位描述
該職位還未進(jìn)行加V認(rèn)證，請(qǐng)仔細(xì)了解后再進(jìn)行投遞！
崗位職責(zé)：
1、負(fù)責(zé)數(shù)字邏輯架構(gòu)設(shè)計(jì)，邏輯/FPGA代碼編寫(xiě)，設(shè)計(jì)，驗(yàn)證；或圖像算法硬件加速相關(guān)技術(shù)研究和應(yīng)用；
2、負(fù)責(zé)數(shù)字邏輯/FPGA硬件調(diào)試，分析并解決開(kāi)發(fā)中的問(wèn)題，完成資源與時(shí)序優(yōu)化，滿足spec需要的功能與性能；
3、協(xié)同軟硬件設(shè)計(jì)人員，驗(yàn)完成相關(guān)系統(tǒng)設(shè)計(jì)，調(diào)試，完成相關(guān)文檔編寫(xiě)。
任職要求：
1、本科及以上學(xué)歷，微電子、通信工程、電子工程、計(jì)算機(jī)等相關(guān)專(zhuān)業(yè)；
2、有數(shù)字邏輯/FPGA設(shè)計(jì)調(diào)試經(jīng)驗(yàn)；有邏輯驗(yàn)證或嵌入式開(kāi)發(fā)經(jīng)驗(yàn)；
3、熟練掌握Verilog、systemC、C等語(yǔ)言；
4、掌握DC、VCS、Verdi、Vivado、Modelsim及相關(guān)設(shè)計(jì)的工具軟件；
5、具備良好的團(tuán)隊(duì)合作和溝通能力；
6、工作嚴(yán)謹(jǐn)，責(zé)任心強(qiáng)，心理素質(zhì)好；
7、具備圖像處理、AI算法、編解碼研究及實(shí)現(xiàn)經(jīng)驗(yàn)者優(yōu)先。
1、負(fù)責(zé)數(shù)字邏輯架構(gòu)設(shè)計(jì)，邏輯/FPGA代碼編寫(xiě)，設(shè)計(jì)，驗(yàn)證；或圖像算法硬件加速相關(guān)技術(shù)研究和應(yīng)用；
2、負(fù)責(zé)數(shù)字邏輯/FPGA硬件調(diào)試，分析并解決開(kāi)發(fā)中的問(wèn)題，完成資源與時(shí)序優(yōu)化，滿足spec需要的功能與性能；
3、協(xié)同軟硬件設(shè)計(jì)人員，驗(yàn)完成相關(guān)系統(tǒng)設(shè)計(jì)，調(diào)試，完成相關(guān)文檔編寫(xiě)。
任職要求：
1、本科及以上學(xué)歷，微電子、通信工程、電子工程、計(jì)算機(jī)等相關(guān)專(zhuān)業(yè)；
2、有數(shù)字邏輯/FPGA設(shè)計(jì)調(diào)試經(jīng)驗(yàn)；有邏輯驗(yàn)證或嵌入式開(kāi)發(fā)經(jīng)驗(yàn)；
3、熟練掌握Verilog、systemC、C等語(yǔ)言；
4、掌握DC、VCS、Verdi、Vivado、Modelsim及相關(guān)設(shè)計(jì)的工具軟件；
5、具備良好的團(tuán)隊(duì)合作和溝通能力；
6、工作嚴(yán)謹(jǐn)，責(zé)任心強(qiáng)，心理素質(zhì)好；
7、具備圖像處理、AI算法、編解碼研究及實(shí)現(xiàn)經(jīng)驗(yàn)者優(yōu)先。
注：聯(lián)系我時(shí)，請(qǐng)說(shuō)是在蘿崗人才網(wǎng)上看到的。
工作地點(diǎn)
地址：秦皇島海港區(qū)海康威視總部(四期)啟智街研發(fā)中心
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財(cái)物（如體檢費(fèi)、置裝費(fèi)、押金、服裝費(fèi)、培訓(xùn)費(fèi)、身份證、畢業(yè)證等），均涉嫌違法，請(qǐng)求職者務(wù)必提高警惕。
