職位描述
該職位還未進行加V認證,請仔細了解后再進行投遞!
崗位職責:
硬件架構設計與技術統籌
主導水利RTU、叫應終端等產品的硬件系統設計,包括主板、顯示屏、通信模塊(4G/北斗/LoRa)、傳感器接口等核心部件的選型與集成。
推動產品從傳統單片機(如STM32)向嵌入式Linux系統(如ARM Cortex-A系列)的升級,支持AI算法(如水文預測、圖像識別)的本地化部署。
AI與邊緣計算硬件開發
設計低功耗邊緣計算架構,集成AI加速模塊(如NPU、GPU或FPGA),優化模型推理效率。
開發多模態數據融合方案(水文數據 攝像頭/雷達等傳感器),支持實時決策與預警功能。
生產與供應鏈管理
主導PCB設計、EMC測試、環境適應性(IP68防水、寬溫-40℃~85℃)驗證,確保產品符合水利行業標準。
協調供應商完成元器件選型、成本優化及量產導入,建立硬件BOM與生產SOP。
團隊協作與標準化
搭建硬件開發流程規范(原理圖/PCB設計、DFMEA分析、可靠性測試),指導初級工程師完成模塊開發。
協同軟件團隊完成Linux驅動開發、硬件抽象層(HAL)設計及系統聯調。
任職要求:
學歷:本科及以上,電子工程、通信工程、自動化等相關專業(碩士優先)。
經驗:3年以上嵌入式硬件開發經驗,至少主導過2款工業級硬件產品從設計到量產的完整周期。
技術能力:
精通ARM Cortex-M/A系列、國產MCU(如GD32)開發,熟悉RT-Thread、FreeRTOS或嵌入式Linux系統。
掌握高速PCB設計(Altium Designer/Cadence),具備EMC/信號完整性優化經驗。
熟悉AI邊緣計算硬件方案(如瑞芯微RK3568、地平線旭日X3派等開發板適配)。
熟悉水利/工業場景硬件特性(防雷擊、抗干擾、低功耗設計)。
加分項:
有水利、環保、氣象等行業終端設備(如RTU、DTU)開發經驗。
熟悉北斗短報文、LoRaWAN、NB-IoT等水利常用通信協議。
具備FPGA視頻處理或AI加速器(如Intel OpenVINO、TensorRT Lite)部署經驗。
了解人機交互設計(如QT/LVGL嵌入式GUI開發)。
軟性素質:
具備技術團隊管理經驗,能統籌硬件、結構、生產等多方協作。
對水利行業痛點(如野外設備長期無人維護、數據回傳穩定性)有敏銳洞察。
硬件架構設計與技術統籌
主導水利RTU、叫應終端等產品的硬件系統設計,包括主板、顯示屏、通信模塊(4G/北斗/LoRa)、傳感器接口等核心部件的選型與集成。
推動產品從傳統單片機(如STM32)向嵌入式Linux系統(如ARM Cortex-A系列)的升級,支持AI算法(如水文預測、圖像識別)的本地化部署。
AI與邊緣計算硬件開發
設計低功耗邊緣計算架構,集成AI加速模塊(如NPU、GPU或FPGA),優化模型推理效率。
開發多模態數據融合方案(水文數據 攝像頭/雷達等傳感器),支持實時決策與預警功能。
生產與供應鏈管理
主導PCB設計、EMC測試、環境適應性(IP68防水、寬溫-40℃~85℃)驗證,確保產品符合水利行業標準。
協調供應商完成元器件選型、成本優化及量產導入,建立硬件BOM與生產SOP。
團隊協作與標準化
搭建硬件開發流程規范(原理圖/PCB設計、DFMEA分析、可靠性測試),指導初級工程師完成模塊開發。
協同軟件團隊完成Linux驅動開發、硬件抽象層(HAL)設計及系統聯調。
任職要求:
學歷:本科及以上,電子工程、通信工程、自動化等相關專業(碩士優先)。
經驗:3年以上嵌入式硬件開發經驗,至少主導過2款工業級硬件產品從設計到量產的完整周期。
技術能力:
精通ARM Cortex-M/A系列、國產MCU(如GD32)開發,熟悉RT-Thread、FreeRTOS或嵌入式Linux系統。
掌握高速PCB設計(Altium Designer/Cadence),具備EMC/信號完整性優化經驗。
熟悉AI邊緣計算硬件方案(如瑞芯微RK3568、地平線旭日X3派等開發板適配)。
熟悉水利/工業場景硬件特性(防雷擊、抗干擾、低功耗設計)。
加分項:
有水利、環保、氣象等行業終端設備(如RTU、DTU)開發經驗。
熟悉北斗短報文、LoRaWAN、NB-IoT等水利常用通信協議。
具備FPGA視頻處理或AI加速器(如Intel OpenVINO、TensorRT Lite)部署經驗。
了解人機交互設計(如QT/LVGL嵌入式GUI開發)。
軟性素質:
具備技術團隊管理經驗,能統籌硬件、結構、生產等多方協作。
對水利行業痛點(如野外設備長期無人維護、數據回傳穩定性)有敏銳洞察。
工作地點
地址:廣州海珠區廣州市海珠科技創業園3號樓8樓全層


職位發布者
HR
廣州捷世高信息科技有限公司

-
計算機軟件
-
51-99人
-
公司性質未知
-
海珠區廣州市海珠科技創業園